I2C 控制 SALSWIFT1（以下简称为 SF1）内置 Flash 读写

1 术语/缩略词

FPGA	：Field Programmable Gate Array	现场可编程门阵列
Flash controller	：Flash controller	Flash 控制器
SPI	：Serial Peripheral Interface	串行外设接口
I2C	：Inter-Integrated Circuit	I2C 总线
TangDynasty®（以下简称为 TD）	：Tang Dynasty	安路 FPGA 编程软件

2 关于本手册

本手册主要介绍如何通过 I2C 接口，将 bit/bin 文件写入 SF1 内置 Flash 中，同时也可以读出 Flash 中的 bit/bin 文件内容。

I2C 的协议决定了只能由 Master 端发起操作，所以 FPGA 的 I2C Slave 端将读出的数据传回时，也必须由 I2C Master 端发起。

3 软硬件版本

软件：TD5.4.29708，keil 软件、逻辑分析软件。

硬件： SF1S60VG81C_DEV2 开发板（实现 I2C Slave 及 Flash 控制）

4 控制器接口及 I2C 命令说明

4.1 IP 接口说明

表 4-1 控制器接口说明

NAME	I/O	width	Interpretation
rst_n	I	1	全局复位，低有效
clk_in	I	1	系统时钟，时钟范围 10M 到 50M
scl	I/O	1	I2C 接口时钟
sda	I/O	1	I2C 接口数据

4.2 I2C 命令说明

I2C Master 端可以发起读 I2C Slave 状态、写数据、读数据命令。FPGA I2C Slave 端接收到命令后，进行解析和操作。

操作命令都由 Master 发起，Slave 当前的地址为 7bit，7’h3C，可修改数值。

当发起 I2C 写命令 7bit 地址+W 时，后面的字节全部由 Master 提供，ACK 由 Slave 返回；

当发起 I2C 读命令 7bit 地址+R 时，后面的字节全部由 Slave 提供，ACK 由 Master 返回。

Master 发起对 Flash 的操作，即每一个 7bit 地址+W、7bit 地址+R 之前，都需要先发起 I2C_Slave 状态命令，询问 FPGA 的 I2C_Flash 控制器端是否处于空闲状态。

需要读回数据的操作，如读寄存器、读数据，Master 端需要先发起 7bit 地址+W 告知 Slave 端当前的操作，再发起 7bit 地址+R，才能得到返回的数据。

I2C 的命令的定义格式如下表所示。

表 4-2 I2C 命令格式定义

字节顺序 命令	第 1 个字节	第 2 个字节	第 3 个字节	第 4 个字节	第 5 个字节	第 6 个字节	第 N 个字节
复位控制器	7bit 地址+W	A5h	Dummy 字节	Dummy 字节	Dummy 字节	Dummy 字节	-
开始执行命令	7bit 地址+W	01h	Dummy 字节	-	-	-	-
设置命令寄存器	7bit 地址+W	02h	命令值 8’ d1 读 8’ d2 写 8’ d3 block 擦除 8’ d4 sector 擦除	-	-	-	-
设置地址寄存器	7bit 地址+W	03h	Flash_addr[23:16]	Flash_addr[15:8]	Flash_addr[7:0]	-	-
设置读写和擦除数量寄存器	7bit 地址+W	04h	rd_wr_cnt 当执行读写命令时该寄存器指示读写数据个数为 rd_wr_cnt+1，当执行擦除命令时该寄存器指示擦除 sector/block 个数为 rd_wr_cnt+1	-	-	-	-
写数据到 FPGA 缓存	7bit 地址+W	05h	data[7:0]	data[7:0]	data[7:0]	data[7:0]	data[7:0]
从 FPGA 缓存读数据	7bit 地址+W	06h	-	-	-	-	-
	7bit 地址+R	data[7:0]	data[7:0]	data[7:0]	data[7:0]	data[7:0]	data[7:0]
I2C_Slave 状态查询	7bit 地址+W	07h	-	-	-	-	-
	7bit 地址+R	IDLE:EEh BUSY:FFh	-	-	-	-	-

1. **复位控制器**

建议在每次上电完或者首次执行读写时都执行一次复位控制器操作。

2. **开始执行命令**

在设置好各种寄存器后再发送一次开始执行命令，控制器才真正开始执行读写和擦除 Flash 的操作。

3. 设置命令寄存器

设置需要控制器执行的操作，包括读 Flash，写 Flash 和擦除 Flash，其中擦除 Flash 包括 block erase 和 sector erase 两种。控制器没有做擦除地址溢出保护，请注意计算并谨慎设置擦除数量寄存器，以免误擦除。

4. 设置地址寄存器

设置读写起始地址寄存器，擦除地址寄存器。注意，读写存在以 256 个地址为单位的页边界，如果超过页边界将从下一页 0 地址从新开始读写。擦除时该地址指示的要擦除的 sector/block 的任意地址（通常为首地址）。

5. 写数据到 FPGA 缓存

当要将数据写入 Flash 时，会首先将数据写入到该 FPGA 缓存，一次最多写入 256 字节。

写入数据到 FPGA 缓存中数据的个数要与真实想写入 Flash 中数据个数匹配，否则可能存在缓存中数据积压，导致后面数据读写错误。可以通过复位控制器操作清空 FPGA 缓存。

6. 从 FPGA 缓存读数据

当需要从 Flash 中读数据时，数据首先是从 Flash 读出到 FPGA 的缓存中，然后再从 FPGA 的缓存读出。

Master 先发送 7bit 地址+W， 加上第二个字节 07h，代表询问 Slave 状态。

Master 再发送 7bit 地址+R，第二个字节，Slave 开始返回缓存中读回的数据。读回数据的数量要根据从 Flash 中读了多少个数据到 FPGA 缓存中决定，如果多读数据，返回的数据可能是不确定的。

可以通过复位控制器操作清空 FPGA 缓存。

7. 控制状态查询：

Master 端在对 Slave 端的 Flash 发起操作命令之前，都需要发送 I2C_Slave 状态命令询问 Slave 端当前是否处于空闲。

Master 先发送 7bit 地址+W， 加上第二个字节 07h，代表询问 Slave 状态。

Master 再发送 7bit 地址+R，第二个字节，Slave 如果返回 EEh，代表当前状态为 IDLE，表示可以发送其他操作命令，Slave 如果返回 FFh，代表当前状态为 BUSY，不能发起其他操作。

4.3 常见 Flash 操作流程推荐

4.3.1 擦除 Flash 操作流程

1. 发送复位命令给 FPGA，写 5 个字节

   0xA5+4 个 0x00

2. 写 Flash 基地址信息，写 4 个字节：

   0x03+FlashBaseAddr[23:16]+ FlashBaseAddr[15:8]+FlashBaseAddr[7:0]

   说明:FlashBaseAddr[23:16] 指的是 FlashBaseAddr 的 bit23~bit16。

3. 写擦除 block/sector 的数目,写入 2 个字节：

   0x04+N

   说明：N 为 8bit ,范围是 0-255。实际数目远小于 255。其中 N= 0 代表擦除 1 个 block。

4. 写擦除命令寄存器，写入 2 个字节：

   0x02+0x03 block erase

   0x02+0x04 sector erase

5. 写控制寄存器，写入 2 个字节：

   0x01+0x00

6. 读状态寄存器

4.3.2 写 Flash 操作流程

1. 发送数据到 FPGA 内部缓冲器中。写 257（N+1）个字节：

   0x05+256bytes

2. 写 Flash 基地址信息，写 4 个字节：

   0x03+FlashBaseAddr[23:16]+ FlashBaseAddr[15:8]+FlashBaseAddr[7:0]

   说明:FlashBaseAddr[23:16] 指的时候 FlashBaseAddr 的 bit23~bit16。

3. 写入写数目寄存器,写 2 个字节：

   0x04+0Xff(N-1)

   说明：0xFF ,代表写了 256 个字节到内部缓冲器中。

4. 写写命令寄存器，写入 2 个字节：

   0x02+0x02

5. 写控制寄存器，写入 2 个字节：

   0x01+0x00

6. 读状态寄存器。

4.3.3 读 Flash 操作流程

1. 写 Flash 基地址信息，写 4 个字节：

   0x03+FlashBaseAddr[23:16]+ FlashBaseAddr[15:8]+FlashBaseAddr[7:0]

   说明:FlashBaseAddr[23:16] 指的时候 FlashBaseAddr 的 bit23~bit16。

2. 写入读数目寄存器,写 2 个字节：

   0x04+0xFF（N-1）

   说明：0xFF ,代表写了 256 个字节到内部缓冲器中。

3. 写读命令寄存器，写入 2 个字节：

   0x02+0x01

4. 写控制寄存器，写入 2 个字节：

   0x01+0x00

5. 读状态寄存器。

6. 从 FPGA 内部缓存器中读出数据。写 1 字节，读 256 字节：

   写 0x06

   读 data0~data255

4.4 控制器资源占用和时序

IO Statistics	number		
#IO	4		
#input	2		
#output	0		
#inout	2		
Utilization Statistics	Consume	Total	Ratio
#lut	625	9280	6.73%
#reg	259	9280	2.79%
#le	644		
#lut only	385	644	59.78%
#reg only	19	644	2.95%
#lut&reg	240	644	37.27%
#dsp	0	16	0.00%
#bram	2	30	6.67%
#bram9k	0		
#fifo9k	2		
#pad	4	331	1.21%
#ireg	2		
#oreg	0		
#treg	0		
#pll	0	2	0.00%

图 4-1 工程占用资源报告

从上图可以看出，本控制器总共需要 644 个 LE，2 个 BRAM 9K 资源。

	Device	Package	Report Level	Errors	Paths	Setup Slack	Hold Slack	Time
1	ef3_9	EF3L90CG400B	Detail	0	59054	7.670 ns	0.083 ns	2019-08-07 17:00:08

Timing group statistics					
Timing group statistics:					
Clock constraints:					
Clock Name	Min Period	Max Freq	Skew	Fanout	TNS
clk_in (50.000MHz)	12.330ns	81.103MHz	0.509ns	201	0.000ns
Minimum input arrival time before clock	no constraint path				

图 4-2 工程时序报告

本控制器只使用了一个时钟，Flash 访问的实际频率为 clk_in 的四分之一。从时序报告上看 clk_in 最高能跑到 81.103MHz，预留一定的余量，建议 clk_in 时钟频率低于 75MHz，同时为了保证 i2c 接口采样，建议 clk_in 大于 10MHz，因为 clk_in 时钟的范围为最小 10MHz，最大 75MHz。

版本信息

日期	版本	说明
2022/4/15	1.0	初版建立

版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。